職位描述
該職位還未進行加V認證,請仔細了解后再進行投遞!
崗位職責:
1、負責數(shù)字電路IP設計或集成相關工作,設計文檔輸出。
2、完成前端設計流程相關工作,如代碼規(guī)范檢查、CDC及DFT相關檢查、功耗分析及優(yōu)化,面積和功耗優(yōu)化;
3、與驗證團隊合作完成功能驗證、后仿真;芯片測試pattern 生成、調(diào)試等;
4、與后端團隊協(xié)作完成綜合、DFT、Floorplan以及時序收斂直至芯片流片;
5、協(xié)助硬件測試團隊debug,以及芯片bringup。
任職要求:
1、研究生及以上學歷,3年及以上芯片設計工作經(jīng)驗;
2、具備復雜數(shù)字電路設計能力,并熟悉數(shù)字電路設計流程和工具;
熟悉以下一個或多個專業(yè)領域者優(yōu)先:
熟悉總線協(xié)議者優(yōu)先;
有ISP設計經(jīng)驗,或Display設計經(jīng)驗者優(yōu)先;
有security相關IP設計經(jīng)驗者優(yōu)先;
有l(wèi)ow power IP設計經(jīng)驗,或芯片低功耗設計經(jīng)驗者優(yōu)先;
有常見高速接口經(jīng)驗優(yōu)先;
有后端流程實戰(zhàn)經(jīng)驗者,如綜合、DFT、timing closure者,優(yōu)先
公司將會為您提供一個公平、公正、公開的發(fā)展平臺,期待你的加入!
1、負責數(shù)字電路IP設計或集成相關工作,設計文檔輸出。
2、完成前端設計流程相關工作,如代碼規(guī)范檢查、CDC及DFT相關檢查、功耗分析及優(yōu)化,面積和功耗優(yōu)化;
3、與驗證團隊合作完成功能驗證、后仿真;芯片測試pattern 生成、調(diào)試等;
4、與后端團隊協(xié)作完成綜合、DFT、Floorplan以及時序收斂直至芯片流片;
5、協(xié)助硬件測試團隊debug,以及芯片bringup。
任職要求:
1、研究生及以上學歷,3年及以上芯片設計工作經(jīng)驗;
2、具備復雜數(shù)字電路設計能力,并熟悉數(shù)字電路設計流程和工具;
熟悉以下一個或多個專業(yè)領域者優(yōu)先:
熟悉總線協(xié)議者優(yōu)先;
有ISP設計經(jīng)驗,或Display設計經(jīng)驗者優(yōu)先;
有security相關IP設計經(jīng)驗者優(yōu)先;
有l(wèi)ow power IP設計經(jīng)驗,或芯片低功耗設計經(jīng)驗者優(yōu)先;
有常見高速接口經(jīng)驗優(yōu)先;
有后端流程實戰(zhàn)經(jīng)驗者,如綜合、DFT、timing closure者,優(yōu)先
公司將會為您提供一個公平、公正、公開的發(fā)展平臺,期待你的加入!
工作地點
地址:揚州寶應縣廣蘭路
??
點擊查看地圖
詳細位置,可以參考上方地址信息
求職提示:用人單位發(fā)布虛假招聘信息,或以任何名義向求職者收取財物(如體檢費、置裝費、押金、服裝費、培訓費、身份證、畢業(yè)證等),均涉嫌違法,請求職者務必提高警惕。

揚州
3年以上
碩士
最近更新
1388人關注
注:聯(lián)系我時,請說是在江蘇人才網(wǎng)上看到的。
